一下是我改的程序,我编译过了,没有错误! 提两点:1、在VHDL中好像没有"%"这个操作符,假如你要取模的话,可以用"mod”,取余的话"rem"。2、在两个语句之间是用的分号。例如:THEN GRB<="001",VN<=7; 应改为THEN GRB<="001";VN<=7; 假如有什么问题,请及时交流! LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.
← 上一条:各位大侠帮帮忙哦,有木有熟悉VHDL的,可以 下一条:我想用matlab画出一个方程组的曲线,但是 →