返回首页

用VHDL语言分别设计带同步复位的D触发器和用VHDL语言分别设计带同步置位/复位的D触发器。

发布时间：2010-12-10 19:06:37

VARIABLE CQI : STD_LOGIC_VECTOR(15 DOWNTO 0); BEGIN IF RST = '1' THEN CQI := (OTHERS => '0'); --异步清零 ELSIF CLK'EVENT AND CLK ='1' THEN --时钟上升沿触发 IF D = "000" THEN

相关内容

最新内容

← 上一条：试设计一个下降沿触发D触发器的VHDL程序 下一条：要发送的数据为1101011011。采用CR →

热门栏目