返回首页

试设计一个下降沿触发D触发器的VHDL程序

发布时间：2014-04-22 20:35:53

Library IEEE; USE IEEE.std_logic_1164.ALL; ENTITY my_dff IS PORT(clk,d: IN std_logic; q,q_n: OUT std_logic); END my_dff; ARCHITECTURE one OF my_dff IS BEGIN PROCESS(clk) VARIABLE q_temp: std_logic; BEG

相关内容

最新内容

← 上一条：在vhdl设计中，信号输入之后为什么要通过一 下一条：用VHDL语言分别设计带同步复位的D触发器和 →

热门栏目