返回首页

用VHDL的if语句设计一个4位D触发器

发布时间：2014-04-29 17:40:19

ENTITY dff_4 IS PORT(clk: IN bit; d: IN bit_vector(3 DOWNTO 0); q,q_n: OUT bit_vector(3 DOWNTO 0)); END dff_4; ARCHITECTURE bhv OF dff_4 IS SIGNAL q_s: bit_vector(3 DOWNTO 0); BEGIN PROCESS(clk) BEG

相关内容

最新内容

← 上一条：使用vhdl语言设计D触发器 下一条：在vhdl设计中，信号输入之后为什么要通过一 →

热门栏目