返回首页

在vhdl设计中，信号输入之后为什么要通过一个d触发器

发布时间：2016-08-04 09:27:11

d触发器有一个时钟输入信号（例如名称为clk），输入信号通过d触发器后的输出（例如名称为q）就与时钟clk同步了。这种设计就是基于寄存器的数字系统设计。

相关内容

最新内容

← 上一条：用VHDL的if语句设计一个4位D触发器 下一条：试设计一个下降沿触发D触发器的VHDL程序 →

热门栏目